SK 海力士：3D DRAM 開發將整合代工工藝

SK 海力士於未來論壇中指出，下一代 3D DRAM 的開發將利用邏輯代工工藝。該技術旨在透過垂直堆疊存儲單元提升集成度，但需克服微細互連、封裝及散熱等挑戰。專家建議建立涵蓋材料、器件、封裝與架構的 3D 集成設計框架。公司高層強調，面對存儲器市場環境的快速變化，跨領域的技術協作與優化已成為關鍵。