台积电短期内将继续使用微凸块封装 HBM，并启动 5μm 方案研发

据材料行业消息，台积电(TSMC)预计在短期内将继续采用传统微凸块技术连接高带宽存储器(HBM)与 AI 加速器，而非混合键合。该技术预计将沿用至 HBM4 后期及 HBM5 早期。台积电已要求合作伙伴开发 5μm 级凸块的键合及底部填充方案，预计 2028 年下半年量产。目前 HBM3E 凸块高度约 15–25μm，HBM4 约为 10μm。缩短凸块旨在满足 HBM 立方体高度限制及更高互连密度的需求。目前在台积电 CoWoS 封装中，HBM 堆叠仍通过微凸块安装至硅中介层，SK 海力士(SK hynix)与三星电子(Samsung Electronics)则负责 HBM 内部的 DRAM 堆叠。